Контроллер прямого доступа к памяти: схема, логика, состояния и режим работы. Контроллеры памяти могут защитить память пк

Функции контроллера динамической памяти:

Преобразование команд МП в последовательность специальных сигналов, обеспечивающих запись/чтение в модуль динамической памяти.

Обеспечение режима регенерации модуля динамической памяти.

Обеспечение расслоения обращений к динамической памяти.

Контроллер управляет четырьмя модулями DRAM. Уменьшается время цикла обращения к памяти. Общая емкость 4 модулей = 1 Мб * 32 разр.слов = 4 Мб. Используется 22 разряда адреса:

А0 А1 - используются для внутреннего пользования МП. Определяют используемый байт, во вне не выдаются.

BE3 . . . BE0 - byte enable

A3 A2 - обеспечивают расслоение

A21 A4 - на адресные входы модуля

Так как память строится на четырех модулях памяти, контроллер должен формировать четыре пары стробирующих сигналов.

M0 M1 ... M3

9 разрядов адреса должны формироваться контроллером и выдаваться частями

Должен быть сформирован сигнал записи WE - write enable

DEN - data enable

Модуль памяти подключается непосредственно к магистрали процессора.

Сигналы состояния МП:

- сигнал, активизирующий микросхему контроллера

CLK - по этому сигналу происходят все изменения в микросхеме

Рассмотрим взаимодействие МП, контролера и блока динамической памяти

1. Конроллер dram (кдп)

КЭШ-память

В настоящее время организуется двухуровневый КЭШ: внутренний (КЭШ1), внешний (КЭШ2). КЭШ построен на статической памяти - SRAM. Существует контроллер КЭШ памяти.

1. Характеристика внешней кэш – памяти

Емкость до 512 Кбайт

Большое быстродействие (обеспечивается использованием SRAM)

Информация хранится блоками. Блок - набор смежных байтов (4...64 байт). Длина блока обычно существенно превышает длину слова.

Разновидности КЭШ:

associative cache - ассоциативный КЭШ

direct mapped cache - КЭШ с прямым отображением

two way associative cache - двухканальный ассоциативный КЭШ

1. Функции контроллера кэш - памяти

Анализ физического адреса . Если фиксируется КЭШ - попадание по чтению , требуемая информация поступает в процессор из КЭШа. Если произошел КЭШ - промах по чтению , то информация извлекается из ОП. При КЭШ - попадании по записи , текущий результат заносится в КЭШ. При КЭШ - промахе по записи , реакция контроллера КЭШ может различаться в зависимости от типа используемого типа КЭШа:

сквозная запись - запись осуществляется в ОП.

обратная запись - запись осуществляется в КЭШ. Модифицированная информация попадает в ОП при выгрузке из КЭШ.

Snooping - «подслушивание» шины адреса. КЭШ отслеживает изменение содержимого памяти, инициируемое МП. Все обращения к ОП, при двухуровневой организации, идут через КЭШ. Первое обращение идет в КЭШ. Если изменение содержимого ОП инициируется другим задатчиком, КЭШ об этих изменениях не знает. Происходит рассогласование информации, хранимой в ОП и в КЭШ. Чтобы этого избежать используется «подслушивание» шины адреса. Если контроллер обнаружил, что идет обращение по адресу, копия содержимого которого хранится в КЭШ, соответствующую ячейку КЭШа объявляют недостоверной.

Поддержка каталога КЭШ . Поддержка реализации принципов отображения информации ОП в КЭШ.

В основе любой flash-памяти лежит кристалл кремния, на котором сформированы не совсем обычные полевые транзисторы. У такого транзистора есть два изолиро­ванных затвора: управляющий (control) и плавающий (floating). Последний спо­собен удерживать электроны, то есть заряд. В ячейке, как и у любого полевого транзистора, есть сток и исток (рис. 4.1). В процессе записи на управляющий затвор подается положительное напряжение и часть электронов, движущихся от стока к истоку, отклоняется к плавающему затвору. Некоторые из электронов преодоле­вают слой изолятора и проникают (диффундируют) в плавающий затвор. В нем они могут оставаться в течение многих лет.

Концентрация электронов в области плавающего затвора определяет одно из двух устойчивых состояний транзистора - ячейки памяти. В первом, исходном, состоя­нии количество электронов на плавающем затворе мало, а пороговое напряжение открытия транзистора относительно невысоко (логическая единица). Когда на плавающий затвор занесено достаточное количество электронов, транзистор ока­зывается во втором устойчивом состоянии. Напряжение открытия его резко уве­личивается, что соответствует логическому нулю. При считывании измеряется

Рис. 4.1. Ячейка flash-памяти

пороговое напряжение, которое нужно подать на сток для открытия транзистора. Для удаления информации на управляющий затвор кратковременно подается от­рицательное напряжение, и электроны с плавающего затвора диффундируют об­ратно на исток. Транзистор вновь переходит в состояние логической единицы и остается в нем, пока не будет произведена очередная запись. Примечательно, что во flash-памяти один транзистор хранит один бит информации - он и является ячейкой. Весь процесс «запоминания» основан на диффузии электронов в полу­проводнике. Отсюда следуют два не очень оптимистичных вывода.

Время хранения заряда очень велико и измеряется годами, но все же ограниче­но. Законы термодинамики и диффузии гласят, что концентрация электронов в разных областях рано или поздно выровняется.

По той же причине ограничено количество циклов записи-перезаписи: от ста тысяч до нескольких миллионов. Со временем неизбежно происходит деграда­ция самого материала и р-п-переходов. Например, карты Kingston Compact Flash рассчитаны на 300 ООО циклов перезаписи. Transcend Compact Flash - на

1 ООО ООО, а flash-диск Transcend 32 Gb USB – всего на 100 ООО.

Существуют две архитектуры flash-памяти. Они отличаются способом обращения к ячейкам и, соответственно, организацией внутренних проводников.

Память NOR (ИЛИ-НЕ) позволяет обращаться к ячейкам по одной. К каждой ячейке подходит отдельный проводник. Адресное пространство NOR-памяти позволяет работать с отдельными байтами или словами (каждое слово содержит

2 байта). Такая архитектура накладывает серьезные ограничения на максималь­ный объем памяти на единице площади кристалла. Память NOR сегодня используется лишь в микросхемах BIOS и других ПЗУ малой емкости, например в сотовых телефонах.

В памяти архитектуры NAND (И-НЕ) каждая ячейка оказывается на пересече­нии «линии бит» и «линии слов». Ячейки группируются в небольшие блоки по аналогии с кластером жесткого диска. И считывание, и запись осуществляются лишь целыми блоками или строками. Все современные съемные носители по­строены на памяти NAND.

Крупнейшими производителями NAND-чипов являются компании Intel, Micron Technology, Sony и Samsung. Ассортимент выпускаемых чипов довольно велик, а обновление его происходит несколько раз в год.

Контроллеры

Для управления чтением и записью служит контроллер памяти. В настоящее вре­мя контроллер всегда выполняется в виде отдельного элемента (это либо микро­схема одного из стандартных форм-факторов, либо бескорпусный чип, встраиваемый в карту памяти), хотя ведутся работы по интеграции контроллера непосредственно в кристалл flash-памяти.

Контроллеры разрабатываются и выпускаются под совершенно определенные микросхемы flash-памяти. Способ адресации ячеек конструктивно заложен в кон­троллере. Данные при записи в микросхему flash-памяти располагаются опреде­ленным способом, меняющимся от модели к модели. Производители эти тонкости держат в секрете и, по всей видимости, раскрывать не планируют. Очевидно, мик­ропрограмм контроллеров создается значительно больше, чем самих моделей кон­троллеров. Микропрограмма контроллера (прошивка) и таблица трансляции ад­ресов (транслятор) записываются в служебную область flash-памяти. Именно эту область контроллер начинает считывать сразу после подачи на него питания. Кро­ме собственно адресации ячеек, контроллер выполняет ряд других функций: функ­ции контроля bad-секторов, коррекции ошибок (ЕСС - error check and correct) и равномерности износа ячеек (wear leveling).

Технологической нормой при изготовлении микросхем памяти считается наличие в них в среднем до 2 % нерабочих ячеек. Со временем их количество может увели­чиваться, поэтому, как и в винчестерах, во flash-памяти предусмотрен резервный объем. Если появляется дефектный сектор, контроллер в процессе форматиро­вания или записи подменяет его адрес в таблице размещения файлов адресом сектора из резервной области. Коррекция осуществляется контроллером, но реа­лизуется на уровне файловой системы конкретного носителя.

Из-за ограниченного ресурса ячеек (порядка нескольких миллионов циклов чтения/ записи для каждой) в контроллер заложена функция учета равномерности износа. Чтобы запись информации осуществлялась равномерно, свободное пространство условно разбивается на участки, и для каждого из них учитывается количество операций записи. Статистика циклов заносится в скрытую служебную область памяти, и за этими сведениями контроллер периодически обращается к ней. На ад­ресацию это не влияет.

Конструкция flash-диска USB

Несмотря на разнообразие корпусов, все flash-диски USB устроены одинаково. Если половинки корпуса соединены защелками, они обычно легко разъединяются. Водонепроницаемые или ультрамодные корпусы приходится вскрывать разру­шающими методами, например разрезать.

На плате внутри flash-диска USB (рис. 4.2) обязательно присутствуют две микро­схемы: чип памяти и контроллер. На обеих нанесена заводская маркировка. Иногда плата несет два чипа flash-памяти, которые работают в паре. Обвязка микросхем состоит из нескольких резисторов и диодов, стабилизатора питания и кварцевого резонатора. В последнее время стабилизатор все чаще встраивается непосред­ственно в контроллер и количество навесных элементов сокращается до минимума. Кроме того, на плате могут находиться светодиодный индикатор и миниатюрный переключатель для защиты от записи.

Рис. 4.2. Устройство flash-диска

Разъем USB припаян непосредственно к плате. Места пайки контактов во многих моделях являются довольно уязвимыми, поскольку на них приходится механиче­ская нагрузка при подключении и отключении устройства.

Виды и конструкция карт памяти

Многие компании время от времени предлагали пользователям разные конструк­ции карт памяти. За редкими исключениями все они несовместимы между собой по количеству и расположению контактов и электрическим характеристикам, Flash-карты бывают двух типов: с параллельным (parallel) и последовательным (serial) интерфейсом.

В табл. 4.1 перечислены 12 основных типов карт памяти, которые встречаются в настоящее время. Внутри каждого типа существуют свои дополнительные раз­новидности, с учетом которых можно говорить о существовании почти 40 видов карт.

Таблица 4.1. Типы карт памяти

Карты ММС могут работать в двух режимах: ММС (MultiMedia Card) и SPI (Serial Peripheral Interface). Режим SPI является частью протокола ММС и используется идя коммуникации с каналом SPI в микроконтроллерах компании Motorola и не­которых других производителей.

В слот для карты SD (Secure Digital) можно вставить карту ММС (MultiMedia Card), но не наоборот. В контроллер карты SD заложено аппаратное шифрование данных, а сама память снабжена специальной областью, в которой хранится ключ шифрования. Сделано это для того, чтобы препятствовать нелегальному копиро­ванию музыкальных записей, для хранения и продажи которых и задумывался такой носитель. На карте сделан переключатель защиты от записи (write protection switch).

Карты CompactFlash (CF) легко можно вставить в разъем PCMCIA Туре II. Несмотря на то что у PCMCIA 68 контактов, а у CF - только 50, конструкция карт CompactFlash обеспечивает полную совместимость и обладает всеми функциональ­ными возможностями формата PCMCIA-AT А.

Все карты памяти Memory Stick (стандарт корпорации Sony) относительно совмес­тимы между собой. Стандартом теоретически предусмотрен объем карты памяти до 2 Тбайт, хотя в реальности емкость достигает единиц гигабайт.

Карты SmartMedia практически вышли из употребления, их можно встретить только в очень старых цифровых камерах. Примечательно, что это был единственный стан­дарт, в котором контроллер находился не внутри карты, а в устройстве считывания.

Конструкция карт памяти неразборная - это непригодное для ремонта устройство. Бескорпусные микросхемы вместе с выводами залиты в компаунд и все вместе спрессованы в пластиковую оболочку. Добраться до кристалла можно лишь путем вскрытия устройства, но при этом почти неизбежно повреждение проводников.

Устройства считывания

Для считывания flash-диска USB достаточно обычного порта USB: компьютер видит подобные устройства как стандартный съемный диск благодаря их контрол­леру. Контроллеры всех карт памяти обращены к компьютеру последовательными или параллельными интерфейсами - контактами на карте. Для каждого из этих интерфейсов нужен соответствующий переходник - дополнительный контроллер, согласующий данный интерфейс со стандартным портом USB.

Кард-ридер - устройство, состоящее из одного или нескольких подобных контрол­леров, преобразователя питания и разъемов для разных карт памяти (рис. 4.3). Питание осуществляется от источника +5 В через кабель USB.

Рис. 4.3. Кард-ридер

Чаще всего встречаются «комбайны», рассчитанные на несколько типов карт: от 6 до 40. Слотов в кард-ридере гораздо меньше, так как каждое гнездо использу­ется для нескольких типов карт, близких по размерам и расположению контактов. По своим характеристикам разные модели практически равноценны, а различа­ются, главным образом, количеством поддерживаемых типов карт и конструк­цией.

Логическая организация

Прежде чем перейти к файловым системам flash-накопителей, нужно вспомнить об архитектуре NAND. В этой часто используемой памяти и чтение, и запись, и уда­ление информации происходят лишь блоками.

На жестких и гибких дисках величина блока составляет 512 байтов, не считая 59 служебных байтов, которые видны только контроллеру винчестера. Все файло­вые системы создавались именно с учетом этих значений. Проблема в том, что во flash-памяти величина блока стирания, за редким исключением, не совпадает с величиной стандартного дискового сектора в 512 байтов и обычно составляет 4,8 и даже 64 Кбайт. С другой стороны, для обеспечения совместимости блок чте­ния/записи должен совпадать с величиной дискового сектора.

Для этого блок стирания разбивается на несколько блоков чтения/записи с разме­ром 512 байтов. На практике блок чуть больше: кроме 512 байтов для данных, в нем еще есть «хвост» (Tail) длиной 16 байтов для служебной информации о самом блоке. Физически расположение и количество блоков чтения/записи ничем не ограничены. Единственное ограничение - блок чтения/записи не должен пересе­кать границу блока стирания, так как он не может принадлежать двум разным блокам стирания.

Блоки чтения/записи делятся на три типа: действительные, недействительные и дефектные. Блоки, которые содержат записанные данные и принадлежат какому-либо файлу, являются действительными. Использованные блоки с устаревшей информацией считаются недействительными и подлежат очистке. Категорию де­фектных составляют блоки, не поддающиеся записи и стиранию.

Еще одна особенность flash-памяти состоит в том, что запись информации возмож­на только на предварительно очищенное от предыдущей информации пространст­во. Когда необходимо записать информацию, микропрограмма контроллера долж­на решить, какие недействительные блоки нужно перед этим стереть. В большей части микропрограмм вопрос удаления недействительных блоков решается про­стейшим способом: как только определенная часть емкости flash-диска оказывает­ся заполнена информацией, автоматически запускается механизм очистки недей­ствительных блоков.

Для увеличения срока службы памяти используется технология управления изно­сом (wear-leveling control), которая продлевает жизненный цикл кристалла памя­ти за счет равномерного распределения циклов записи/стирания блоков памяти. Побочный эффект - выход из строя одного блока памяти - не сказывается на работе остальных блоков памяти того же кристалла. Неподвижные блоки принад­лежат файлам, которые долго или вообще никогда не изменялись и не перемеща­лись. Наличие неподвижных блоков данных приводит к тому, что оставшаяся часть ячеек подвергается усиленному износу и быстрее расходует свой ресурс. Микро­программа учитывает такие блоки и по мере необходимости перемещает их содер­жимое в другие ячейки.

Файловые системы flash-дисков и карт памяти, на первый взгляд, хорошо знакомы пользователям по жестким и гибким дискам. Это FAT16, реже FAT32: именно так предлагает отформатировать диск операционная система Windows. Стандартными средствами Windows ХР и Windows 7 диск можно отформатировать и в систему NTFS! Для этого нужно предварительно зайти в Диспетчер устройств и в окне свойств подключенного flash-диска на вкладке Политика выбрать значение Оптимизация для быстрого выполнения. Специальные программы от производителей, например HP USB Disk Storage Format Tool, позволяют форматировать flash-диски в NTFS и без таких усилий.

Однако внешнее сходство файловых систем твердотельных накопителей и обыч­ных винчестеров обманчиво. Файловая система flash-памяти (Flash File System, FFS) лишь эмулирует обычный дисковый накопитель и состоит из блоков управ­ления и блока инициализации. На самом деле об истинном расположении и адре­сации блоков памяти знает только контроллер flash-диска или карты памяти.

Это очень существенно при разных способах восстановления содержимого микро­схемы flash-памяти. При считывании микросхемы памяти через ее «родной» кон­троллер в файле образа оказывается последовательность блоков в порядке их но­меров или смещений. В начале находятся заголовок и таблица файловой системы. Если же считывание производится на программаторе, в начальных блоках дампа расположена служебная информация, а блоки с данными перемешаны почти бес­порядочно. При этом служебная информация вряд ли будет полезна, поскольку она всецело зависит от модели контроллера и его прошивки - правильную после­довательность блоков приходится составлять с большим трудом.

Некоторые фотоаппараты работают только с файловой системой RAW Способ записи фотографий на носитель с такой файловой системой, а также особенности форматирования самой карты зависят от модели аппарата и даже прошивки той или иной модели. Этот формат не стандартизирован и имеет много разновидностей. Обычно данные с таких карт могут восстановить лишь сервисные программы от изготовителя фотокамеры, а в качестве кард-ридера желательно использовать сам фотоаппарат.

Рис. 4.4. Окно форматирования flash-диска в Windows Vista SPl

Нововведением является файловая система exFAT (Extended FAT - расширенная FAT). Поддержка этой специально разработанной для flash-дисков файловой системы впервые появилась в Windows Embedded СЕ 6.0. С exFAT работают Windows Vista Service Pack 1 и Windows 7 (рис. 4.4).

Назначение новой файловой системы - постепен­ная замена FAT и FAT32 на flash-накопителях. В ней заложены некоторые черты, которые ранее были присущи только файловой системе NTFS:

Преодолено ограничение в размере файла в 4 Гбайт: теоретически лимит составляет 2^ байтов (16 эксабайтов);

Улучшено распределение свободного места за счет введения битовой карты свободного мес­та, что уменьшает фрагментацию диска;

Снят лимит на количество файлов в одной директории;

Введена поддержка списка прав доступа.

Насколько скоро эта файловая система станет нормой для flash-накопителей, по­кажет время. Видимо, это произойдет не раньше, чем на операционную систему Windows 7 перейдет подавляющее большинство пользователей.

Процессорное ядро микроконтроллеров:
– арифметико-логическое устройство
– организация памяти

Доброго дня уважаемые радиолюбители!
Приветствую вас на сайте “ “

Сегодня (точнее – в течении нескольких статей) мы с вами более подробно рассмотрим основу любого микроконтроллера – процессорное ядро .

Основные элементы:

1. Арифметико-логическое устройство

АЛУ – сердце (а может быть и ум, с честью и совестью) микроконтроллера.
Здесь мы не будем входить в роль “маньяка-расчленителя” и ковыряться во внутренностях этого устройства. Усвоим только, что благодаря АЛУ происходит вся работа микроконтроллера. Если у вас когда-нибудь появится желание более глубже узнать как работает “сердце” микроконтроллера (а будет неплохо, если оно появится), то в книгах замечательных авторов Белова, Рюмика, Евстифеева, Ревича, Баранова и многих других, вы всегда найдете подробный ответ.

2. Память микроконтроллера (организация памяти)

Прежде чем рассматривать память микроконтроллера, немного поговорим о памяти вообще.
Человеческая память – с ней все понятно, – она бывает “твердой” (когда находишься в твердой памяти, а иногда еще и в здравом уме) и, как не прискорбно, – “дырявой”. А вся информация хранится в так называемых “нейронах” – маленьких ячейках памяти.
У микроконтроллеров почти все также. Только, если у человека самая маленькая ячейка для хранения информации называется “нейрон”, то для микроконтроллера самая маленькая ячейка памяти для хранения информации называется “бит “.
В одном бите может храниться или одна логическая единица, или один логический ноль.
Бит – минимальная единица измерения объема памяти в микропроцессорной технике .
Следующая основная, или самая распространенная, единица измерения памяти – байт .
Байт – это восемь бит информации. В одном байте может храниться только восемь нулей и единиц.
Максимальное число которое можно записать в байт – 255. Если в программе вы будете оперировать большими числами то следует знать (чтобы знать сколько байт потребуется для хранения числа), что максимальное число, которое можно записать в:
– один байт = 255
– два байта = 65 535
– три байта = 16 777 215
– четыре байта – число величиной более 4 миллиардов (если вы не входите хотя бы в сотню журнала “Форбс”, то четыре байта памяти для хранения чисел вам не понадобятся).
Запись в память и чтение из памяти происходит байтами (нельзя записать или считать один бит информации).
Следующая единица измерения – килобайт .
В килобайте помещается 1024 байт информации (именно 1024, а не 1000 байт).
Есть еще и большие величины измерения объема памяти (мегабайт, гигабайт), но в микроконтроллерах они пока не применяются.
Я надеюсь, что с единицами измерения электронной памяти нам все понятно:

Организация памяти в микроконтроллере

Микросхемы AVR имеют три вида памяти:
– память программ, она же FLASH-память
– память данных, она же ОЗУ (оперативно-запоминающее устройство) , она же SRAM
– энергонезависимая память, она же ЭСППЗУ, она же EEPROM
В микроконтроллере выделяется три адресных пространства в которых располагаются вышеперечисленные разновидности памяти. Память данных при этом (в смысле выделенного адресного пространства) оказалась немного обделенной – ей приходится делить свое адресное пространство с ячейками памяти в которых хранятся регистры общего назначения и регистры ввода/вывода (о них вы подробно узнаете в следующей статье). Эти регистры физически не относятся к памяти данных, но находятся в том же адресном пространстве. Если начальные адреса памяти программ и энергонезависимой памяти начинаются с нулевого адреса, то начальный адрес памяти данных не начинается с нулевого адреса – с нулевого адреса занимают места регистры общего назначения и регистры ввода/вывода, и только за ними следуют адреса ячеек памяти программ.
В некоторых видах МК ATiny память данных отсутствует.

Память программ (FLASH память)

Память программ предназначена для хранения в ней наших программ, а также любых нужных нам данных, которые не меняются в ходе выполнения программы (константы). При выключении питания микроконтроллера, все данные в памяти программ сохраняются.
Память программ , естественно, имеют все микроконтроллеры. Размер памяти программ, в зависимости от типа МК, варьируется от 1 килобайта до 256 килобайт.
Доступ к памяти программ имеет только программист при программировании МК, у самого МК доступ к памяти программ тоже имеется, но только для чтения данных из памяти, записать туда он ничего не может (мало ли что, вдруг захочет испортить нашу программу). Правда, у МК семейства Mega есть возможность (с разрешения программиста) вносить изменения в памяти программ, но это отдельная история.
Для памяти программ есть еще два вида измерения объема памяти – “слово ” и “страница “.
Дело в том, что память программ состоит из ячеек состоящих из двух байт . Такая ячейка называется “словом” . А сделано это так потому, что почти все команды МК состоят из двух байт, и, соответственно, для их записи нужно два байта в памяти программ. Каждая команда МК – это одно “слово” . Есть несколько команд, для записи которых требуется 4 байта в памяти – два слова, но такие команды встречаются в МК у которых память программ больше 8 килобайт.
Таким образом, в одну ячейку памяти программ можно записать :
– любую команду, состоящую из двух байт
– половину команды, состоящей из 4 байт
– две константы, каждая из которых умещается в один байт, или одну шестнадцатиразрядную константу. При этом, если вы записываете в память три однобайтовых константы, они все равно займут в памяти четыре байта (два слова).
Кроме того, запись в память программ осуществляется не только “словами”, но еще и “страницами” . Размер “страницы” составляет от 64 до 256 байт (чем больше объем памяти программ, тем больше объем “страницы”). Что это значит. Если вы создали маленькую программку, объем которой составляет 11 слов (22 байта), в памяти программ она все равно займет место в одну страницу, т.е. как минимум 64 байта. “Лишние” 42 байта при этом будут заполнены или нулями, или единицами. Вот такие вот, пироги.
Но и это еще не все.
Память программ может иметь три состояния (если можно так выразиться):
1. Вся память находится в распоряжение программиста
В этом случае мы можем забить всю память полностью своей программой и данными. А программа будет стартовать с нулевого адреса памяти.
2. Часть памяти забирает МК
В случае, если при работе МК используются (а я надеюсь – вы помните, что это такое), часть памяти МК забирает для нужд обработки прерываний и хранит в ней “векторы прерываний “.
Что это такое.
Когда мы разрешаем МК обрабатывать прерывания, он, начиная с нулевого адреса памяти, забирает часть ячеек для хранения в них адресов, по которым надо перейти МК для выполнения подпрограммы прерывания. Для каждого прерывания МК выделяет два байта памяти (одно слово) в которых хранятся адреса подпрограмм обработки прерываний. Вот эти адреса, которые указывают где находится в памяти подпрограмма обработки того, или иного прерывания, называются “векторами прерываний “. А вся область памяти, в которой хранятся “векторы прерываний”, называется таблицей векторов прерываний . Количество занятых ячеек памяти под прерывания зависит напрямую от количества возможных прерываний данного микроконтроллера (от нескольких штук, до нескольких десятков). Все прерывания располагаются в начале памяти программ, с нулевого адреса, и имеют четкую последовательность. По нулевому адресу всегда располагается вектор прерывания по “сбросу” (Reset). Когда мы включаем устройство, или производим сброс кнопкой, срабатывает прерывание по сбросу. МК считывает с нулевого адреса (с ячейки) адрес, который указывает где в памяти находится начало нашей программы, и перейдя по этому адресу начинает выполнять программу. Сама программа в этом случае будет располагаться в памяти программ сразу за таблицей прерываний.
3. МК забирает еще одну часть памяти программ (точнее не забирает, а выделяет область в конце памяти, в которой программист размещает специальную программу – “загрузчик”).
Такое возможно в МК семейства “MEGA”, у которых есть возможность разрешить МК вносить изменения в памяти программ. Что это значит.
Некоторые МК имеют возможность самопрограммироваться . В практике любителей такая возможность МК используется крайне редко. Возможность перепрограммироваться (самопрограммироваться) нужна, в основном, в случаях промышленного производства какого-то устройства на микроконтроллере, для которого потом может выпускаться обновление программного обеспечения. Мы эту возможность рассматривать не будем, по крайней мере пока. Нам достаточно только знать, что в МК, которые поддерживают самопрограммирование, память программ разделяется на две части :
- верхняя – секция прикладной программы , где располагается наша программа и векторы прерываний
- нижняя – секция загрузчика (Boot Loader Section – по английски), где программист располагает свою программу-загрузчик. Размер секции загрузчика зависит от общего размера памяти программ МК, и может составлять от 128 байт до 4096 байт. Если возможность самопрограммирования МК мы не используем, то эта секция отдается для нашей программы и данных.
Ну а FLASH-памятью память программ называют потому, что она делается по так называемой Flash-технологии (как и всем нам привычные компьютерные “флешки”)
Память программ допускает 10 тысяч циклов перепрограммирования.

Память данных (Статическое ОЗУ, SRAM)

Оперативно-запоминающее устройство , оно же память данных типа SRAM , предназначена для хранения в ней различных данных, получаемых в результате работы программы.
При выключении питания микроконтроллера, все данные хранящиеся в ней теряются.
Память данных есть почти во всех микроконтроллерах (отсутствует у простейших МК семейства Tiny).
Во всех МК семейства Mega (и части МК семейства Tiny) объем встроенной памяти данных колеблется от 128 байт до 8 килобайт, и почти вся она отдана в наше полное распоряжение. Только немножко забирает себе МК для организации стека (что это такое узнаем позднее). В некоторых МК предусмотрено подключение внешней памяти (она может быть любого типа – FLASH, SRAM, EEPROM) объемом до 64 килобайт. В случае подключения внешней памяти в таких МК, она становится как-бы продолжением памяти данных.
Запись в память данных и чтение из нее происходит побайтно, и в отличии от памяти программ в ней нет деления на страницы и слова.

Энергонезависимая память (EEPROM)

Энергонезависимая память также относится к памяти данных, но в отличие от последней имеет несколько особенностей. Предназначена она для хранения данных и констант, которые должны сохраняться при отсутствии питания.
EEPROM имеют все микроконтроллеры.
При выключении питания микроконтроллера все данные, хранящиеся в энергонезависимой памяти сохраняются (поэтому она и называется энергонезависимой).
Объем энергонезависимой памяти , в зависимости от типа МК, колеблется от 64 байт до 4 килобайт.
Запись и чтение информации в память производится побайтно. Однако в старших моделях семейства MEGA, энергонезависимая память, так же как и память программ, имеет страничную запись. Объем страницы небольшой, составляет всего 4 байта. На практике эта особенность не имеет значения – и запись, и чтение осуществляется все равно побайтно.
Число циклов записи и стирания памяти достигает 100 000.
Главная особенность EEPROM заключается в том, что при записи в нее данных она становится очень “медленной” – запись одного байта может продолжаться от 2 до 4 миллисекунд (это очень низкая скорость), и может случиться, к примеру, что во время записи сработает какое-либо прерывание и в этом случае процесс записи данных будет загублен.
Кроме того, не рекомендуется записывать данные в энергонезависимую память с нулевого адреса (не помню источника этих сведений, но точно помню, что где-то читал) – возможно повреждение данных в ходе работы МК. Иногда программисты отступают на несколько байт от начала памяти, и только в следующих ячейках начинают запись данных.

Общие принципы организации ПДП. Режим ПДП является самым скорост­ным способом обмена, который реализуется с помощью специальных аппаратных средств – контроллеров ПДП без использования программного обеспечения. Для осу­ществления режима ПДП контроллер должен выполнить ряд последовательных опера­ций (рис. 3.38):

Циклы ПДП выполняются с последовательно расположенными ячейками па­мяти, поэтому контроллер ПДП должен иметь счетчик адреса ОЗУ. Число циклов ПДП определяется специальным счетчиком. Управление обменом осуществляется специаль­ной логической схемой, формирующей в зависимости от типа обмена пары управляю­щих сигналов:
(циклы чтения),
(циклы записи). Из изложенного следует, что контроллер ПДП по запросу должен взять на себя управление системными шинами и выполнять совмещенные циклы чтения/вывода или записи/ввода до тех пор, пока содержимое счетчика циклов ПДП не будет равно нулю. На рис. 3.38 показана структурная схема МПС с контроллером ПДП.

Контроллер ПДП К1810ВТ37 используется в составе МПС, выполненных на базе МПК К580, К1810, К1821, для реализации прямого доступа к памяти по четырем независимым каналам с положительным или отрицательным приращением адреса со скоростью до 1.6 Мбайт/с. КПДП позволяет реализовать передачу память – память, имея широкие возможности программного управления и каскадирования. Каждый ка­нал может выполнить до 64К циклов ПДП и имеет возможность автоматической ини­циализации, т. е. повторения циклов ПДП с теми же параметрами.

Назначение выводов КПДП (рис. 3.39).

CLK – вход для подключения тактового генератора F CLK =3 МГц.

–выбор кристалла.
разрешает работу КПДП.

RESET – сброс. Сигнал высокого уровня переводит КПДП в исходное состоя­ние, устанавливая в нуль регистры команд, условий, временного хранения, а также ус­танавливая в единицу все разряды маски.

READY – готовность. Входной сигнал, используемый для синхронизации ра­боты КПДП с медленнодействующими устройствами.

HLDA – подтверждение захвата. Входной сигнал, используемый ЦП для сооб­щения КПДП о возможности выполнения циклов ПДП.

DREQ 3 – DREQ 0 – входы запросов на ПДП от внешних устройств. Поляр­ность запросов задается программно. Сигналы на этих входах должны удерживаться до прихода сигнала DACK. В исходном состоянии приоритет запросов естественный, DREQ0 имеет наивысший приоритет.

DB 7 – DB 0 – двунаправленная шина данных с буфером, имеющим z-состояние. В циклах ПДП на эти линии выдается восемь старших разрядов адресного кода, кото­рые необходимо «защелкнуть» на внешнем регистре сигналом ADSTB. В режиме ра­боты с ЦП по этим линиям осуществляется прием/передача данных.

–чтение; как вход используется ЦП для чтения содержимого внутренних регистров КПДП; как выход в режиме ПДП разрешает выдачу данных из внешних уст­ройств.

–запись; как вход используется ЦП для загрузки данных в регистры КПДП; как выход в режиме ПДП разрешает запись данных в регистры внешних уст­ройств.

–окончание процесса. Вход/выход, используемый для указания оконча­ния процесса передачи данных в режиме ПДП. Подавая на этот вход сигнал низкого уровня, можно прекратить передачу данных. После завершения передачи данных по одному из каналов на выходе устанавливается сигнал
. По этому сигналу (внешнему или внутреннему) снимается запрос, и обслуживание прекращается. Если установлен режим автоинициализации, то происходит загрузка рабочих регистров дан­ного канала содержимым базовых регистров, а разряды регистра маски не меняются. В режимах без автоинициализации разряды маски и разряд ТС в слове-состоянии уста­навливаются в соответствии с состоянием обслуженного канала. При передаче память – память вывод
ориентирован на выход, и по окончании счета на этом выходе фор­мируется сигнал. Если вывод
не используется, то он должен быть подключен че­рез резистор к шине питания (+5 В) для предотвращения формирования ложных сигна­лов окончания процесса.

А3 – А0 – адресные входы/выходы. Используются как входные в режиме ра­боты с ЦП и для адресации к каналам и регистрам каналов КПДП. В режиме ПДП яв­ляются выходами, по которым передаются четыре младших разряда адреса ОЗУ.

А7 – А4 – адресные выходы, на которые в режиме ПДП передаются соответст­вующие разряды адреса ОЗУ. В режиме работы с ЦП переходят в z-состояние.

HRQ – выход запроса захвата шин. Запрос к ЦП для перехода в режим ПДП.

DACK 3 – DACK 0 – подтверждение ПДП. Выходные линии, на которые выда­ются сообщения для ВУ о возможности выполнения циклов ПДП. Полярность сигнала задается программно. После сигнала RESET на выходах DACK устанавливается нуль.

AEN – разрешение адреса. AEN=1 устанавливается на время выдачи восьми старших разрядов адреса ОЗУ на линии DB7 – DB0.

ADSTB – строб адреса. Выход, на котором формируется импульс (строб), осу­ществляющий запись старших разрядов (А15 – А8) адреса ОЗУ с шин DB7 – DB0 во внешний буферный регистр.

–чтение из памяти. Выход, используемый в режиме ПДП для управ­ления операцией чтения из памяти.

–запись в память. Выход, используемый в режиме ПДП для управле­ния операцией записи в память.

U cc – шина питания (+5 В).

GND – общий.

Структура КПДП (см. рис. 3.39). Контроллер включает четыре канала, каждый из которых состоит из четырех 16-разрядных регистров.

Регистр текущего адреса CAR хранит текущий адрес ячейки памяти при вы­полнении цикла ПДП. После выполнения цикла ПДП содержимое этого регистра уве­личивается или уменьшается на единицу. Оно может быть прочитано или загружено с помощью двух команд ввода – вывода. Содержимое CAR может быть обновлено по сигналу
, если запрограммирован режим автоинициализации.

Регистр циклов ПДП CWR хранит число слов, предназначенных для передачи. При загрузке этого регистра необходимо помнить, что загружаемая константа должна быть на единицу больше числа слов, необходимых для передачи. При выполнении цик­лов ПДП регистр работает в режиме вычитающего счетчика. Разряд TC регистра со­стояния устанавливается в единицу при переходе из нулевого состояния в состояние FFFFH. Чтение и запись содержимого регистра осуществляется двумя последовательно выполняемыми командами ввода – вывода. Содержимое CWR может быть обновлено при автоинициализации по сигналу
либо в регистре сохраняется значениеFFFFH.

Регистр хранения базового адреса BAR и регистр хранения базового числа циклов ПДП WCR хранят базовые значения адреса и числа циклов ПДП, участвуют в автоинициализации. При начальной загрузке контроллера ПДП исходными парамет­рами происходит одновременная запись в регистры CAR, BAR, CWR и WCR. В про­цессе выполнения циклов ПДП содержимое BAR и WCR не изменяется. Прочитать со­стояние этих регистров невозможно.

Кроме того, каждый канал имеет 6-разрядный регистр режима MR , опреде­ляющий режим его работы. При загрузке этого регистра в младших разрядах D1, D0 указывается код номера канала. Назначение разрядов MR показано на рис. 3.40.

С по­мощью разрядов D2, D3 задается один из типов передачи – чтение, запись, проверка. Эти разряды могут принимать любые значения при D6D7=11. Разряд D4 определяет режим автозагрузки. Если D4=1, то при условии автозагрузки CAR и CWR загружаются параметрами BAR и WCR соответственно. Разряд D5 определяет режим изменения CAR. Если D5=0, после каждого цикла ПДП происходит увеличение содержимого CAR; если D5=1, то происходит уменьшение. Разряды D6, D7 определяют режимы работы канала – передачу по запросу, одиночную передачу, блочную передачу, контроллер в режиме каскадирования.

Контроллер ПДП включает три функциональных блока, которые выполняют функции управления. Буфер шины данных служит для согласования работы контрол­лера с ЦП. Некоторые сигналы, обеспечивающие эти функции, используются для управления передачей данных в циклах ПДП. Блок управления контроллером при пере­даче память – память включает один 8-разрядный регистр TR временного хранения данных, обеспечивающий хранение байта в цикле передачи память – память на время изменения адреса.

Последнее загруженное в этот регистр слово сохраняется там до по­ступления сигнала RESET. Блок управления режимом ПДП вырабатывает необходимые сигналы управления при передаче данных в циклах ПДП. Включает два 8-разрядных и два 4-разрядных регистра.

Регистр команд CR определяет основные параметры работы канала. Загрузка CR осуществляется командой вывода от ЦП, а сброс – по сигналу RESET или команде общего сброса. Назначение разрядов регистра показано на рис. 3.41. Разряды D0, D1 используются для задания режимов работы каналов 0 и 1 в режиме память – память. Разряд D2 инициализирует контроллер для выполнения ПДП, разряд D3 определяет режим выполнения циклов ПДП. Если D3=1, циклы ПДП выполняются с пропуском одного такта при изменении адреса в пределах младшего байта. Разряд D4 устанавли­вает режим приоритетов. Если D4=1, запросу обслуженного канала присваивается наи­низший приоритет – режим вращения приоритета. Разряд D5 устанавливает режим удлиненного цикла записи. Если D5=1, сигналы
вырабатываются с двойной длительностью. РазрядамиD6, D7 программируются уровни запросов на ПДП (DREQ) и сигналов подтверждения ПДП (DACK).

Регистр условий SR . Разряды D3 – D0 этого регистра устанавливаются аппаратно при возникновении сигнала ТС, т. е. после окончания циклов ПДП или по внешнему сигналу
. Эти разряды сбрасываются (устанавливаются в нуль) сигналомRESET и после выполнения команды чтения содержимого этого регистра. Разряды D4 – D7 устанавливаются программно при необходимости обслуживания по соответствую­щему каналу. Назначение разрядов SR показано на рис. 3.42.

Регистр запросов RR . Контроллер может обслуживать запросы на ПДП, фор­мируемые как аппаратно – по входам DREQ, так и программно – по состоянию разря­дов (регистров) запросов RR. Каждый разряд этого регистра соответствует запросу по одному из каналов. Разряды этого регистра не маскируются и устанавливаются раз­дельно программно или сигналами TC и
. Программная установка этих разрядов осуществляется командой, формат которой представлен на рис. 3.43. Сброс всех разря­довRR осуществляется сигналом RESET. Для обработки программного запроса кон­троллер должен быть запрограммирован в режиме блочной передачи.

Регистр маски MASK , с помощью которого могут быть замаскированы сиг­налы DREQ каждого канала. Разряды MASK могут быть установлены специальной ко­мандой одновременно (рис. 3.44) или раздельно (рис. 3.45). Кроме того, если канал не запрограммирован на режим автозагрузки, после появления сигнала
соответст­вующий разряд регистра устанавливается в единицу. Все разрядыMASK устанавлива­ются в нули сигналом RESET либо командой CMR (Clear Mask Register).

Режим работы ПДП. Контроллер ПДП может работать в двух основных ре­жимах: с ЦП и выполнения циклов ПДП. В режиме работы с ЦП контроллер восприни­мается им как внешнее устройство, а после загрузки управляющих слов переходит в пассивное состояние S1. В этом состоянии контроллер находится до тех пор, пока на вход одного из каналов не поступит запрос на ПДП DREQ или этот запрос не будет вы­ставлен программно от ЦП. Обнаружив запрос на ПДП, контроллер переходит в со­стояние S0 и выставляет сигнал запроса на захват системной шины HRQ, ожидая от ЦП сигнала подтверждения захвата HLDA.При получении сигнала HLDA контроллер на­чинает выполнять циклы ПДП.

Различают четыре рабочих состояния при выполнении этих циклов: S1 – S4. Если при выполнении циклов ПДП на вход READY подать нуль, контроллер между тактами S2/S3 и S4 выполняет такты ожидания SW. Состояние SW характеризуется ак­тивностью линий передачи данных. При передаче информации в режиме память – па­мять необходимо выполнить два полных цикла чтения и записи, поэтому для передачи одного слова контроллер выполняет два цикла ПДП по четыре такта в каждом: S11 – S14 для чтения из памяти и S21 – S24 для записи в память.

Временная диаграмма работы контроллера в циклах ПДП представлена на рис. 3.46. В пассивном состоянии происходит опрос входов запросов на ПДП и возможно взаимодействие с ЦП при помощи обычных команд ввода – вывода. Так как взаимодей­ствие с ЦП КПДП чаще осуществляет словом из двух байтов, то для правильного их выбора контроллер использует внутренний триггер, указывающий на операцию с младшим или старшим байтом слова. Этот триггер сбрасывается сигналом RESET или командой общего сброса, указывая на операцию с младшим байтом. После выполнения операции с младшим байтом он устанавливается в единицу, указывая старший байт.

Контроллер может быть запрограммирован для выполнения следующих четы­рех режимов работы ПДП. В режиме одиночной передачи осуществляется передача од­ного байта, при этом содержимое счетчика циклов ПДП (CWR) уменьшается, а содер­жимое адресного регистра (CAR) уменьшается или увеличивается на единицу. Бит окончания передачи (TC) в регистре условий устанавливается в единицу, когда содер­жимое CWR примет значение FFFFH. Вход DREQ должен поддерживаться в активном состоянии до прихода сигнала DACK. Если DREQ остается активным и после передачи одного байта, сигнал HRQ снимается, а новый цикл передачи возможен с приходом очередного сигнала HLDA.

В режиме блочной передачи циклы ПДП осуществляются до момента установ­ления бита TC в регистре условий, т. е. когда счетчик циклов ПДП CWR примет значе­ние FFFFH или передача остановится по внешнему сигналу
. Циклы передачи мо­гут быть возобновлены, если канал был запрограммирован на автоинициализацию.

В режиме передачи по требованию циклы ПДП продолжаются до тех пор, пока не установится разряд TC в регистре условий либо не придет сигнал
, либо не снимется сигналDREQ.

В этом режиме передача может осуществляться, пока внешнее устройство не закончит передачу информации. Автоинициализацию в этом режиме можно осуществлять после окончания передачи сигналом
, внешним или выраба­тываемым по признакуTC.

Режим передачи память–память позволяет осуществлять перемещение бло­ков информации в поле оперативной памяти. Для реализации этого режима использу­ются параметры каналов 0 и 1. Передача инициализируется программно установкой DREQ в канале 0. После прихода сигнала HLDA=1 контроллер за четыре такта считы­вает данные из ячейки памяти с адресом из регистра CAR канала 0 и записывает их в регистр временного хранения TR, а затем за четыре такта записывает эти данные в ячейку памяти с адресом из CAR канала 1. Когда содержимое регистра циклов ПДП CWR примет значение FFFFH, установится разряд TC и передача закончится. Канал 0 может быть запрограммирован на передачу информации без изменения адреса, что по­зволяет заполнить ячейки блока ОЗУ константой.

Типы передачи ПДП. Во всех режимах ПДП возможны три основных типа передачи. Запись данных – осуществляется передача данных от внешнего устройства к ОЗУ. Контроллер в этом случае активизирует сигналы
.Чтение данных – осуществляется передача данных от ОЗУ к внешнему устройству, активизируются сиг­налы
. В случаепроверки или псевдопередачи контроллер выполняет дей­ствия такие же, как в цикле чтения/записи, но сигналы управления не вырабатываются. В этом случае сигнал READY не воспринимается. Кроме того, контроллер может быть запрограммирован для выполнения дополнительных функций.

Автоинициализация осуществляется, если установлен соответствующий разряд в регистре условий, и по сигналу
. При автоинициализации содержимое базовых регистровBAR и WCR загружается в регистры текущих значений CAR и CWR. Раз­ряды маски при этом не меняются. После автоинициализации контроллер готов к ра­боте и возобновляет действие с приходом очередного сигнала DREQ. Для автоинициа­лизации обоих каналов в режиме память–память регистры циклов ПДП CWR должны программироваться идентично.

Контроллер может быть запрограммирован для обслуживания каналов с же­стко заданными приоритетами либо с их циклическим изменением . При жестко задан­ном приоритете наивысший приоритет устанавливается за каналом с меньшим номе­ром. При циклическом изменении самый низкий приоритет присваивается каналу после его обслуживания. Это позволяет обслужить все каналы поочередно.

Таблица 3.3

Программирование контроллера. Программирование контроллера осуществ­ляется от ЦП командами ввода–вывода и возможно только в пассивном состоянии или при наличии на входе HLDA напряжения низкого уровня, если даже присутствует сиг­нал HRQ. Начальную инициализацию контроллера необходимо осуществить сразу же после включения напряжения питания по всем каналам (если даже они не использу­ются), загружая команды и константы. Адреса внутренних регистров контроллера опре­деляются кодом на выводах А3–А0. В табл.3.3 показаны коды на А3–А0, соответст­вующие выполняемым командам ЦП, а в табл.3.4 – коды на А3–А0, соответствующие адресам регистров КПДП.

Таблица 3.4

Подключение контроллера к системной шине (рис. 3.47). Восемь старших разрядов адреса выдаются на ШД и должны быть записаны сигналом ADSTB во внеш­ний регистр. Линия AEN используется для того, чтобы разряды адреса остались дейст­вующими на ША в течение трех тактовых периодов цикла ПДП. Линии А7 – А0 под­ключаются непосредственно к ША. Сигналы MEMR, MEMW, IOR, IOW управляют в циклах ПДП соответственно ОЗУ и буфером ВУ.

Каскадирование КПДП . Примером каскадного использования КПДП может быть IBM PC/AT, в котором к шине адреса со смещением на 1 байт подключили второй 8237А (рис. 3.48). Его 16-битные регистры адреса способны управлять линиями адреса А16 – А1 (младший байт А0 всегда 0). Таким образом, второй КПДП обеспечивает пере­дачу по два байта. Вторая микросхема 8237А подключена как ведущая и создает три 16-битных канала ПДП.

Вопросы и задания

3.37. В каких режимах работают КПДП и его функции в системе?

Определите программно-доступные регистры и их адресацию.

Составьте схему подключения К1810ВТ37 к шинам адреса и данных МПС.

Составьте программу инициализации контроллера для блочного обмена по одному каналу.

Поясните реализацию режима ПДП на ВТ37.

Поясните адресацию к регистрам КПДП при программировании.

Как формируется 16-битный адрес КПДП при управлении обменом?

Поясните предоставление ПДП по запросам с ведомого КПДП.

Какие приоритеты запросов поддерживает 8237 (ВТ37)?

В какой последовательности необходимо производить загрузку регистров контроллера при его программировании?